為了使產品的尺寸更小和諧振頻率更高，MLCC制造商將面臨著兩方面的挑戰:一方面要求瓷料的介電常數更高，超過10000，另一方面在保持高介電常數（>100）的條件下要求瓷膜更薄（<10μm）。在要求高諧振頻率和低串聯電阻的場合時，這類MLCC越來越多地用于耦合、旁路或濾波電路中。為了優化電性能，必須確定材料、設計和裝配方法的影響。

在此領域內日本取得了領先地位。村田制作所宣稱他們開發了1μF的電容器，尺寸僅為3.2mmX1.6mm為傳統電容器的一半。其制作方法是采用顆粒極細的鈦酸鋇粉末，這樣，所用的介質更薄。當然，給定尺寸的電容器電容量增加，根據該公司的記載和生產是以月產五百成只起步。

在用于發動機控制系統和航天探測設備的耐高溫電子系統中，需要穩定的耐高溫（300~600C）多層陶瓷電容器作傳感器。所用材料應與高溫半導體（SiC、金剛石）相容。美國賓州大學正在尋求順電和弛豫型的I類介質瓷BaZrO3、Ba（Mg1/3Ta2/3）O3、PMN和PZT,高Tc鐵電體La2Ti2O、Sr2Nb2O,和反鐵電體Biz（Mg4/Nb2/3）O7。控制最佳組成的純度、加工方法和缺陷，可優化材料，從而導致600C下的電阻率和擊穿強度提高。

隨著日趨嚴厲的環保法規的出臺，必須開發對環境無污染的低燒介質瓷料:它不產生像PbO這一類揮發物質，不需要在以溶劑為基礎的粘合劑系統中加工。美國TAM陶瓷公司正在研究采用CuO基焙燒輔助料來必須開發低燒結Z5U和Y5V介質瓷料。根據所要求的介電常數（高達10000以上），瓷料含各種比值的BaCuO2:WO3或BaCuO2:MoO3。在1100C下焙燒2小時，密度可超過理論值的95%。WOz使居里溫度下移，而MoO3卻沒有影響。

對于諸如VLSIDRAM（超大規模集成電路動態隨機存取存儲器）元件用的電荷儲存電容器和高速開關VLSI器件中控制同聲噪音用的低感去耦電容器，要求介質材料漏電流低，擊穿強度高和介電常數高，對于256位的DRAM,要求電荷儲存密度在（20~115）pC/cm2的范圍內，漏電流密度在（30~360）mA/cm2范圍內，介質厚度在（0.01~0.2）μm范圍內。美國Arizona州立大學的初步研究表明，用溶膠凝膠法制得的非鐵電鈣鈦礦型PLT（含摩爾分數為28%La的鈦酸鉛）薄膜有希望滿足這些要求。這類薄膜的厚度為0.5μm,作成1mm的電容器，在200V下介電常數為850，電荷儲存密度為15.8μC/cm2,漏電流密度為0.5mA/cm2’，估計充電時間為0.1ns。